Implementierung-Bauteile.tex

\chapter{Implementierung}

\section{Bauteile}

\subsection{Gleichrichter und Zwischenkreis}

Als Gleichrichter sollte ein Vollbrückengleichrichter zum Einsatz kommen.
Gegenüber einem Ein-Dioden-Gleichrichter bietet er den Vorteil,
dass für die Ladung des Zwischenkreises die doppelte Anzahl an Halbwellen zu Verfügung steht.
Ebenfalls ist die Spannungsbelastung reduziert, da nie mehr als die Zwischenkreisspannung, also $\hat{V}_{AC,max}$ geblockt werden muss.
Beim Ein-Dioden-Gleichrichter addiert sich die negative Halbwelle auf die Zwischenkreisspannung.

Als Pufferkondensator $C_{Bulk}$ werden klassischer Weise Elektrolytkondensatoren verwendet.
Sie bieten, verglichen beispielsweise mit Folienkondensatoren, eine größere Kapazität bei kleinerem Bauraum.
Da die die Zwischenkreisspannung mit $\hat{V}_{AC,max} = \SI{565}{\volt}$ oberhalb der maximalen Betriebsspannung
gängiger Elektrolyt-Kondensatoren liegt müssen weitere Schritte ergriffen werden.
Um die Spannungsanforderung zu erfüllen werden zwei Kondensatoren in Reihe geschalten.
Diese Anordnung hat bei hohen Spannungen allerdings eine Schwachstelle.
Elektrolytkondensatoren haben einen Leckstrom.
Dieser ist Proportional zu Plattenfläche und Betriebsspannung.

§Gleichung/Schaubild§

Da die Größe der Plattenfläche mit der Kapazität einhergeht
§
wird in den meisten Datenblättern folgende Gleichung für die Ermittlung des Leckstroms angegeben.
§
§
Wäre der Leckstrom so exakt zu bestimmen und einzustellen könnte hier nach der Erwähnung der Verluste Schluss sein.
Allerdings ist das Ergebnis für wenig mehr als eine Abschätzung der Größenordnung zu gebrauchen.
Der Leckstrom unterliegt einer großen Toleranz, die nicht angegeben werden kann.

Durch unterschiedliche Leckströme in den Kondensatoren kann es nun zu einem Ladungsungleichgewicht kommen.
Ist zum Beispiel der Leck von C1 erheblich größer als der von C2, so sammelt sich in C2 mit der Zeit eine immer größere Ladung.
Hierdurch steigt auch die Spannung über C2.
Kann die erhöhte Spannung das Ungleichgewicht der Leckströme nun nicht kompensieren, so steigt die Spannung über den zulässigen Bereich hinaus.
Hierdurch kommt es mindestens zu einer stark verkürzten Lebenszeit, im schlimmsten Fall aber auch zum Versagen des Kondensators.

Um diesem Fall entgegen zu wirken gibt es zwei Möglichkeiten.
Zum einen kann über einen Spannungsteiler die Spannung am mittleren Knoten eingestellt werden.
Um ein Abfließen unausgeglichener Leckströme zu gewährleisten sollte durch den Spannungsteiler ein 5- bis 10-Faches des Leckstroms fließen.
Ebenfalls ist die Spannungsfestigkeit der Widerstände zu berücksichtigen.
Die andere Möglichkeit ist, die Spannungen der einzelnen Kondensatoren über Zenerdioden zu klemmen.
Dabei kann sich zwar in den Kondensatoren ein Ungleichgewicht aufbauen, dieses wird aber auf ein sicheres Niveau begrenzt.
Hierbei entstehen im Idealfall keine zusätzlichen Verluste, allerdings sind Zenerdioden kostenintensiver als Widerstände.
Die Toleranz der Zenerdioden ist zu beachten.
§cite Buck-Paper§

Die Spannweite der Zwischenkreisspannung $V_{Bulk}$ kann wie folgt berechnet werden.
Abb. \ref{fig:V-Bulk} und (\ref{eq:V_DC,min}) stammen aus §cite Infineon-QR-Paper§.
Das Maximum $V_{DC,max}$ ergibt sich aus dem Spitzenwert der gleichgerichteten Netzspannung.
\begin{equation}
    V_{DC,max} = \hat{V}_{AC,max} = V_{AC,max} \cdot \sqrt{2}
    \label{eq:V_DC,max}
\end{equation}
Der Minimalwert der Zwischenkreisspannung $V_{DC,min}$ ist davon abhängig wie weit der Pufferkondensator $C_{Bulk}$ während einer Halbwelle entladen wird.
Umso größer $C_{Bulk}$ ist, umso stabiler ist $V_{Bulk}$ und umso weniger bricht die Spannung während des Entladens ein.
Ein entsprechender Verlauf ist in Abb. \ref{fig:V-Bulk} abgebildet.
$V_{DC,min}$ kann mit folgender Formel ermittelt werden.
Der Ladezyklus $d_{charge}$ kann dabei mit $0,2$ angenähert werden. $P_{in,max}$ entspricht dem Quotienten aus maximaler Nutzleistung und Wirkungsgrad.

\begin{equation}
    V_{DC,min} = \sqrt{2 \cdot V_{AC,min} ^ 2 - \frac{P_{in,max} \cdot (1 - d_{charge})}{C_{Bulk} \cdot f_{AC}}}
    \label{eq:V_DC,min}
\end{equation}

In Abb. \ref{fig:V-DCmin} wird die Minimalspannung in Abhängigkeit der von $C_{Bulk}$ betrachtet.
Es ist zu erkennen, dass eine Erhöhung der Kapazität im niedrigen Bereich einen großen Effekt hat,
der nach einem Optimum stark abnimmt.

\begin{figure}
    \begin{minipage}[c]{0.4\linewidth}
    \includegraphics[width=\linewidth]{./Bilder/VBulk-minmax.png}\label{fig:V-Bulk}
    \caption{Ermittlung von maximaler und minimaler Zwischenkreisspannung}
    \end{minipage}
    \hfill
    \begin{minipage}[c]{0.4\linewidth}
    \includegraphics[width=\linewidth]{./Bilder/VDCminPlot.png}\label{fig:V-DCmin}
    \caption{Beispielhafter Verlauf von $V_{DC,min}$ in Abhängigkeit von $C_{Bulk}$}
    \end{minipage}
\end{figure}

Im Datenblatt des Schaltreglers §S.23(9)§ ist eine weitere Gleichung angegeben um wahlweise Spannungsminimum oder die benötigte Kapazität auszurechnen.
Hier wird ein zusätzlicher Faktor $N_{HC}$ verwendet um ausfallende Halbwellen der Versorgungsspannung zu berücksichtigen.

\begin{equation}
    C_{Bulk} \geq \frac{2 P_{in,max} \cdot (0,25 + 0,5 N_{HC} + \frac{1}{2\pi} \cdot \arcsin(\frac{V_{DC,min}}{\sqrt{2} \cdot V_{AC,min}}))}
                        {(2 V_{AC,min}^2 - V_{DC,min}^2) \cdot f_{AC}}
\end{equation}

Wird $N_{HC}$ vernachlässigt, so ist die gewählte Kapazität
$C_{Bulk} = \SI{6,8}{\micro\farad}$ ausreichend um eine Mindestspannung von
$V_{DC,min} = \SI{90}{\volt}$ zu gewährleisten.
Da der SST fest installiert werden soll ist diese Vereinfachung möglich.





\section{Speichertransformator}\label{sec:trafo-grundlagen}
Dieser Abschnitt orientiert sich stark an §cite§2-9 und 2-8.


Ist der Spannungsbereich definiert sollte über die Spannungsbelastung des
Transistors zunächst die durch die Sekundärwicklung reflektierte Spannung $V_R$ festgelegt werden.
Die größte Spannung, die am MOSFET liegt unmittelbar nach dem Ausschalten an.
In diesem Moment addieren sich die Zwischenkreisspannung $V_{Bulk}$, $V_R$ und
die eine Spannungsspitze $V_{spike}$, die durch die Leckinduktivität verursacht wird.
Diese kann zunächst mit \SI{30}{\percent} der Maximalspannung des MOSFETs angenommen werden.
Im weiteren Entwicklungsverlauf kann $V_{spike}$ durch eine Snubberschaltung (siehe §cite snubber section§) begrenzt werden.

\begin{equation}
    V_{DS,max} = V_{DC,max} + V_R + V_{spike} \label{eq:V-DSmax}
\end{equation}

Die reflektierte Spannung hat aber nicht nur Einfluss auf die Belastung des MOSFETs,
sondern auch auf die der sekundärseitigen Gleichrichterdiode.
Kurz gefasst: Je mehr eine Seite belastet wird, umso mehr wird die andere entlastet.
Mehr dazu in §cite sec rect diode section§.

Bezogen auf die Regelung hat $V_R$ zwei Implikationen.
Zum Einen ist der Duty-Cycle ist von $V_{Bulk}$ und $V_R$ abhängig.
Der größte Duty-Cycle tritt bei der kleinsten Spannung $V_{DC,min}$ auf, da der Speichertransformator
für die gleiche Energie länger geladen werden muss.
Damit der Wandler unterhalb der Grenze vom DCM in den CCM bleibt sollte der maximale Duty-Cycle $D_{max}$ begrenzt werden.
Es ist anzumerken, dass die Berechnung von $D_{max}$ im Quasi-Resonanten Modus abweicht, siehe (\ref{eq:DmaxQR}).

\begin{equation}
    D_{max,DCM} = \frac{V_R}{V_R + V_{DC,min}}
    \label{eq:DmaxDCM}
\end{equation}

Zum Anderen beschreibt sie die Tiefe der Spannungssenke nach dem Entladen des Trafos.
Nach dem Entladen fällt die Spannung am MOSFET von $V_{Bulk} + V_R$ auf $V_{Bulk}$ ab.
Dabei entsteht eine Oszillation.
Wird diese nicht gedämpft entspricht der erste Tiefpunkt $V_{Bulk} - V_R$.
Dieses Verhalten wird von Quasi-Resonanten Reglern verwendet um eine möglichst geringe Einschaltspannung zu erreichen.
Siehe §cite QR section§.
An dieser Stelle ist es möglich $V_R$ so weit zu erhöhen, dass die erste Senke auf oder sogar unter Null sinkt,
so dass Zero Voltage Switching erreicht werden kann.
Hier muss allerdings wieder auf den Beginn des Abschnitts verwiesen werden, die Spannung am MOSFET ist begrenzt.
Die gesparten Einschaltverluste konkurrieren hier mit den Verlusten des Snubber zur Senkung von $V_{spike}$
beziehungsweise den Kosten für einen MOSFET mit höherer Spannungsfestigkeit.
§Notiz an die Welt: Eine Gegenüberstellung Snubber-Energie vs Einschaltverluste wäre sehr interessant.§

\subsection{IPri,peak und LPri}
Als nächstes können nur der maximale Primärstrom und die Primärinduktivität berechnet werden.
Die Höhe des Spitzenstroms ändert sich nicht mit der Höhe der Zwischenkreisspannung, da der Duty-Cycle entsprechend geregelt wird.
Für die Berechnung wird der bereits bekannte Betriebspunkt bei niedrigster Spannung und größtem Duty-Cycle verwendet.
Für Eingangsleistung wird ein Wirkungsgrad $\eta \approx \SIrange{80}{85}{\percent}$ angenommen, es gilt $P_{in,max} = \frac{P_{out,max}}{\eta}$.

\begin{equation}
    I_{Pri,peak} = \frac{2 \cdot P_{in,max}}{V_{DC,min} \cdot D_{max}}
\end{equation}

Die Primärinduktivität muss nun so gewählt werden, dass $I_{Pri,peak}$ in jedem Takt erreicht werden kann.
Eine zu große Induktivität hätte zur Folge, dass der Wandler in den CCM übergeht.
Der Maximalwert um bei voller Last im DCM zu verbleiben kann wie folgt bestimmt werden.

\begin{equation}
    L_{Pri,max} = \frac{V_{DC,min} \cdot D_{max}}{I_{Pri,peak} \cdot f_{sw,max}}
    \label{eq:L-Primax}
\end{equation}

Im Quasi-Resonanten Modus muss zusätzlich sichergestellt werden, dass die erste Spannungssenke innerhalb des Schaltzyklus liegt.
Es ergibt sich ein weiteres Maximum für die Primärinduktivität, das oberhalb $L_{Pri,max}$ liegen sollte.
Wobei $f_{sw,min}$ niedrigste Schaltfrequenz des QR-Schaltreglers und die $C_D$ die Drain-Kapazität des MOSFETs, näherungsweise $C_{oss}$ darstellt.

\begin{equation}
    L_{Pri,max,QR} = \frac{1}{(\sqrt{2 \cdot P_{in,max} \cdot f_{sw,min}} \cdot (\frac{1}{V_{DC,min}} + \frac{1}{V_R}) + \pi \cdot f_{sw,min} \cdot \sqrt{C_D})^2}
    \label{eq:L-PrimaxQR}
\end{equation}

Im Quasi-Resonanten Modus ist die Dauer des dritten Schaltzustands (vgl. §ref QR Grundlagen) im Gegensatz zum DCM nicht beliebig.
Sie wird über die Resonanzfrequenz von Primärinduktivität und Drain-Gate-Kapazität des MOSFETs vorgegeben.
Deshalb liegt $D_{max,QR}$ unterhalb von $D_{max,DCM}$.
Hier sollte iterativ vorgegangen werden 

\begin{equation}
    D_{max,QR} = 
    \label{eq:DmaxQR}
\end{equation}






Sekundärseite
Während die Primärinduktivität geladen wird wird in den anderen Wicklungen eine Spannung induziert.
Diese muss abgeblockt werden.

Während der MOSFET eingeschaltet ist liegt über dem Trafo $V_Bulk$ an.
Entsprechend dem Windungsverhältnis $N_{PS}$  wird auf der Sekundärseite eine Spannung induziert.
Beim Sperrwandler muss diese gesperrt werden.
Zusätzlich zur induzierten Spannung liegt an der Diode auch die Ausgangsspannung an.
Die Spannungsbelastung ergibt sich wie folgt.

\begin{equation}
    V_{REV} = V_{DC,max} * N_{PS} + V_{out}
    \label{eq:Vrev}
\end{equation}

Hier ist eine Schottkydiode zu empfehlen, da diese schnell einschalten kann wodurch zusätzliche Spannungspitzen auf der Primärseite vermieden werden.